2 (p1): 第1篇 原理图设计 2 (p1-1): 第1章 Allegro SPB 16.3概述 2 (p1-1-1): 1.1常用EDA软件 3 (p1-1-2): 1.2 Cadence软件平台构成 6 (p1-1-3): 1.3 Allegro SPB 16.3的新功能 7 (p1-1-3-1): 1.3.1增强设计小型化 8 (p1-1-3-2): 1.3.2 HDI约束驱动流 9 (p1-1-3-3): 1.3.3 3D显示 9 (p1-1-3-4): 1.3.4 High Speed Constraint Driven Flow 10 (p1-1-3-5): 1.3.5 Component Placement Applications 10 (p1-1-3-6): 1.3.6 Etch Edit Productivity Enhancements 10 (p1-1-3-7): 1.3.7 General Productivity Enhancements 11 (p1-1-3-8): 1.3.8 Design for Manufacturing 11 (p1-1-3-9): 1.3.9 Updates to DRC System 11 (p1-1-4): 1.4 PCB典型设计流程 12 (p1-1-5): 1.5安装Allegro SPB 16.3 17 (p1-2): 第2章 Design Entry CIS原理图设计平台 17 (p1-2-1): 2.1 Design Entry CIS软件组成 18 (p1-2-2): 2.2文件类型 18 (p1-2-3): 2.3原理图工作界面 20 (p1-2-3-1): 2.3.1原理图窗口 24 (p1-2-3-2): 2.3.2工程管理窗口 28 (p1-2-4): 2.4设置基本参数 33 (p1-2-5): 2.5绘图的基本操作 39 (p1-3): 第3章 创建元件原理图封装 39 (p1-3-1): 3.1元件类型和元件库 40 (p1-3-2): 3.2项目实例 41 (p1-3-2-1): 3.2.1 MIL-STD-1553B总线 43 (p1-3-2-2): 3.2.2 ARINC429总线 44 (p1-3-2-3): 3.2.3 CAN总线 46 (p1-3-2-4): 3.2.4 RS422总线 48 (p1-3-2-5): 3.2.5增量式编码器 48 (p1-3-2-6): 3.2.6 CAMERA LINK接口 50 (p1-3-2-7): 3.2.7 TMS320F2812 50 (p1-3-2-8): 3.2.8 XC2S200 50 (p1-3-3): 3.2创建元件原理图封装库 50 (p1-3-4): 3.3制作元件原理图封装 51 (p1-3-4-1): 3.3.1可在生产商网站下载的封装 52 (p1-3-4-2): 3.3.2 Cadence软件提供的封装 55 (p1-3-4-3): 3.3.3需要制作的封装 69 (p1-4): 第4章 原理图设计规范及实例 69 (p1-4-1): 4.1原理图设计的一般规范 70 (p1-4-2): 4.2原理图实例——伺服电控系统 70 (p1-4-2-1): 4.2.1绘制单页原理图 74 (p1-4-2-2): 4.2.2绘制平坦式原理图 78 (p1-4-2-3): 4.2.3绘制层次式原理图 82 (p1-4-2-4): 4.2.4 PCB设计预处理 90 (p1-4-2-5): 4.2.5自定义标题栏 92 (p1-4-2-6): 4.2.6原理图设计的后续工作 95 (p1-4-2-7): 4.2.7检查设计规则 98 (p1-4-2-8): 4.2.8生成网表 100 (p1-4-2-9): 4.2.9生成报表 104 (p1-4-2-10): 4.2.10完整的原理图效果 113 (p2): 第2篇 PCB布板设计 113 (p2-1): 第5章 PCB Editor设计平台 113 (p2-1-1): 5.1 PCB Editor界面 113 (p2-1-1-1): 5.1.1启动PCB Editor...

zlibzh/no-category/何勇，孙宏海，刘明编著, 何勇, 孙宏海, 刘明编著, 刘明, Sun hong hai, Liu ming, 何勇, 孙宏海, He yong, sun hong hai, liu ming bian zhu/Cadence Allegro SPB 16.3常用功能与应用实例精讲_117316960.pdf

Cadence Allegro SPB 16.3 Chang yong gong neng yu ying yong shi li jing jiang

Yong He, Honghai Sun, Ming Liu

Publishing House of Electronics Industry

Dian zi gong ye chu ban she

China, People's Republic, China

Di 1 ban, Beijing, China, 2011

Bei jing, 2011

Bookmarks: p1 (p2): 第1篇 原理图设计
p1-1 (p2): 第1章 Allegro SPB 16.3概述
p1-1-1 (p2): 1.1常用EDA软件
p1-1-2 (p3): 1.2 Cadence软件平台构成
p1-1-3 (p6): 1.3 Allegro SPB 16.3的新功能
p1-1-3-1 (p7): 1.3.1增强设计小型化
p1-1-3-2 (p8): 1.3.2 HDI约束驱动流
p1-1-3-3 (p9): 1.3.3 3D显示
p1-1-3-4 (p9): 1.3.4 High Speed Constraint Driven Flow
p1-1-3-5 (p10): 1.3.5 Component Placement Applications
p1-1-3-6 (p10): 1.3.6 Etch Edit Productivity Enhancements
p1-1-3-7 (p10): 1.3.7 General Productivity Enhancements
p1-1-3-8 (p11): 1.3.8 Design for Manufacturing
p1-1-3-9 (p11): 1.3.9 Updates to DRC System
p1-1-4 (p11): 1.4 PCB典型设计流程
p1-1-5 (p12): 1.5安装Allegro SPB 16.3
p1-2 (p17): 第2章 Design Entry CIS原理图设计平台
p1-2-1 (p17): 2.1 Design Entry CIS软件组成
p1-2-2 (p18): 2.2文件类型
p1-2-3 (p18): 2.3原理图工作界面
p1-2-3-1 (p20): 2.3.1原理图窗口
p1-2-3-2 (p24): 2.3.2工程管理窗口
p1-2-4 (p28): 2.4设置基本参数
p1-2-5 (p33): 2.5绘图的基本操作
p1-3 (p39): 第3章 创建元件原理图封装
p1-3-1 (p39): 3.1元件类型和元件库
p1-3-2 (p40): 3.2项目实例
p1-3-2-1 (p41): 3.2.1 MIL-STD-1553B总线
p1-3-2-2 (p43): 3.2.2 ARINC429总线
p1-3-2-3 (p44): 3.2.3 CAN总线
p1-3-2-4 (p46): 3.2.4 RS422总线
p1-3-2-5 (p48): 3.2.5增量式编码器
p1-3-2-6 (p48): 3.2.6 CAMERA LINK接口
p1-3-2-7 (p50): 3.2.7 TMS320F2812
p1-3-2-8 (p50): 3.2.8 XC2S200
p1-3-3 (p50): 3.2创建元件原理图封装库
p1-3-4 (p50): 3.3制作元件原理图封装
p1-3-4-1 (p51): 3.3.1可在生产商网站下载的封装
p1-3-4-2 (p52): 3.3.2 Cadence软件提供的封装
p1-3-4-3 (p55): 3.3.3需要制作的封装
p1-4 (p69): 第4章 原理图设计规范及实例
p1-4-1 (p69): 4.1原理图设计的一般规范
p1-4-2 (p70): 4.2原理图实例——伺服电控系统
p1-4-2-1 (p70): 4.2.1绘制单页原理图
p1-4-2-2 (p74): 4.2.2绘制平坦式原理图
p1-4-2-3 (p78): 4.2.3绘制层次式原理图
p1-4-2-4 (p82): 4.2.4 PCB设计预处理
p1-4-2-5 (p90): 4.2.5自定义标题栏
p1-4-2-6 (p92): 4.2.6原理图设计的后续工作
p1-4-2-7 (p95): 4.2.7检查设计规则
p1-4-2-8 (p98): 4.2.8生成网表
p1-4-2-9 (p100): 4.2.9生成报表
p1-4-2-10 (p104): 4.2.10完整的原理图效果
p2 (p113): 第2篇 PCB布板设计
p2-1 (p113): 第5章 PCB Editor设计平台
p2-1-1 (p113): 5.1 PCB Editor界面
p2-1-1-1 (p113): 5.1.1启动PCB Editor
p2-1-1-2 (p114): 5.1.2标题栏
p2-1-1-3 (p114): 5.1.3菜单栏和命令窗口
p2-1-1-4 (p117): 5.1.4工具栏
p2-1-1-5 (p120): 5.1.5状态栏
p2-1-2 (p120): 5.2设置PCB Editor工作环境
p2-1-2-1 (p120): 5.2.1设置系统参数
p2-1-2-2 (p122): 5.2.2设置用户设计区
p2-1-2-3 (p123): 5.2.3文件管理
p2-1-2-4 (p124): 5.2.4信息显示
p2-1-3 (p125): 5.3 PCB Editor的基本操作
p2-1-3-1 (p125): 5.3.1全局观察窗口
p2-1-3-2 (p126): 5.3.2控制面板窗口
p2-1-3-3 (p130): 5.3.3控制设计窗口中的视图
p2-1-3-4 (p133): 5.3.4自定义快捷键
p2-1-3-5 (p134): 5.3.5恢复默认的界面
p2-1-3-6 (p134): 5.3.6使用Strokes
p2-2 (p136): 第6章 元件PCB封装制作及其实例
p2-2-1 (p136): 6.1 PCB封装理论
p2-2-1-1 (p136): 6.1.1封装分类与方式
p2-2-1-2 (p138): 6.1.2芯片封装引出端的识别标志
p2-2-1-3 (p138): 6.1.3封装结构中外形尺寸的说明
p2-2-1-4 (p138): 6.1.4封装术语
p2-2-2 (p140): 6.2 PCB封装的命名规则
p2-2-3 (p143): 6.3 PCB封装制作方法及其实例
p2-2-3-1 (p143): 6.3.1封装符号的基本类型
p2-2-3-2 (p144): 6.3.2从厂商网站获取封装
p2-2-3-3 (p146): 6.3.3利用向导制作IC封装
p2-2-3-4 (p156): 6.3.4手工制作封装
p2-2-3-5 (p162): 6.2.5制作连接器封装
p2-2-3-6 (p169): 6.3.6用自定义焊盘制作封装
p2-3 (p175): 第7章 建立电路板图
p2-3-1 (p175): 7.1建立板框机械符号
p2-3-2 (p184): 7.2创建电路板
p2-3-3 (p192): 7.3导入网表
p2-3-4 (p193): 7.4工程板图效果
p2-4 (p195): 第8章 约束管理器及约束设置
p2-4-1 (p195): 8.1约束管理器
p2-4-2 (p198): 8.2约束对象优先级
p2-4-3 (p198): 8.3设置设计约束规则
p2-4-3-1 (p199): 8.3.1设置间距规则
p2-4-3-2 (p202): 8.3.2设置物理规则
p2-4-4 (p205): 8.4设置设计约束
p2-4-5 (p207): 8.5设置元件属性
p2-4-5-1 (p207): 8.5.1添加元件属性
p2-4-5-2 (p209): 8.5.2添加网络属性
p2-4-5-3 (p210): 8.5.3添加““FIXED”和“ROOM”属性
p2-4-5-4 (p211): 8.5.4显示属性和元素
p2-4-5-5 (p212): 8.5.5删除属性和元素
p2-4-6 (p213): 8.6设置布线约束
p2-4-6-1 (p213): 8.6.1创建Bus
p2-4-6-2 (p214): 8.6.2设置线路
p2-4-6-3 (p218): 8.6.3设置阻抗
p2-4-6-4 (p219): 8.6.4设置最大／最小传输延时
p2-4-6-5 (p220): 8.6.5设置总的布线长度
p2-4-6-6 (p221): 8.6.6设置差分对
p2-4-6-7 (p224): 8.6.7设置相对传输延时
p2-4-7 (p227): 8.7约束管理器的其他设置
p2-4-7-1 (p227): 8.7.1设置信号完整性的约束
p2-4-7-2 (p228): 8.7.2设置时序约束
p2-4-7-3 (p229): 8.7.3设置在线检查模式
p2-5 (p230): 第9章 PCB布局技术及其实例
p2-5-1 (p230): 9.1布局的一般原则
p2-5-2 (p231): 9.2规划电路板
p2-5-2-1 (p231): 9.2.1规划主要元件位置
p2-5-2-2 (p232): 9.2.2按功能模块添加“Room”属性
p2-5-3 (p237): 9.3手工布局
p2-5-3-1 (p237): 9.3.1手动摆放元件
p2-5-3-2 (p239): 9.3.2按Room摆放元件
p2-5-3-3 (p242): 9.3.3快速摆放其余元件
p2-5-3-4 (p243): 9.3.4交互摆放原理图与PCB
p2-5-3-5 (p245): 9.3.5交换功能
p2-5-3-6 (p247): 9.3.6按原理图页摆放元件
p2-5-3-7 (p248): 9.3.7关闭和显示飞线
p2-5-4 (p249): 9.4自动布局
p2-5-5 (p253): 9.5工程实例的布局效果
p2-6 (p255): 第10章 PCB铺铜操作及其实例
p2-6-1 (p255): 10.1铺铜基本概念
p2-6-1-1 (p255): 10.1.1碎铜和死铜
p2-6-2 (p256): 10.2平面层铺铜
p2-6-2-1 (p256): 10.2.1为GND层建立Shape
p2-6-2-2 (p256): 10.2.2为电源层建立Shape
p2-6-3 (p257): 10.3分割平面层铺铜
p2-6-3-1 (p257): 10.3.1使用Anti Etch分割+5 V网络
p2-6-3-2 (p260): 10.3.2使用添加多边形方法分割+1.8 V网络
p2-7 (p264): 第11章 PCB布线技术及其实例
p2-7-1 (p264): 11.1布线的基本原则
p2-7-2 (p265): 11.2布线的基本设置
p2-7-2-1 (p265): 11.2.1设置格点
p2-7-2-2 (p266): 11.2.2设置过孔
p2-7-2-3 (p268): 11.2.3连接导线
p2-7-2-4 (p270): 11.2.4删除导线
p2-7-2-5 (p270): 11.2.5移动导线
p2-7-2-6 (p270): 11.2.6修整导线
p2-7-2-7 (p270): 11.2.7添加和替换过孔
p2-7-2-8 (p271): 11.2.8实时显示布线长度
p2-7-2-9 (p272): 11.2.9显示分布参数
p2-7-3 (p272): 11.3扇出布线
p2-7-4 (p275): 11.4群组布线
p2-7-5 (p277): 11.5蛇形布线
p2-7-6 (p278): 11.6差分对布线
p2-7-7 (p280): 11.7高速网络布线
p2-7-8 (p283): 11.8 45°角布线调整
p2-7-9 (p284): 11.9改善布线连接
p2-7-10 (p289): 11.10优化布线
p2-7-11 (p293): 11.11自动布线
p2-7-11-1 (p293): 11.11.1使用Auto Router自动布线
p2-7-11-2 (p295): 11.11.2使用CCT布线器自动布线
p2-8 (p298): 第12章 PCB后续处理
p2-8-1 (p298): 12.1添加测试点
p2-8-1-1 (p298): 12.1.1自动添加测试点
p2-8-1-2 (p300): 12.1.2手动添加测试点
p2-8-1-3 (p301): 12.1.3手动删除测试点
p2-8-2 (p301): 12.2表层铺地铜
p2-8-3 (p306): 12.3 DRC检查
p2-8-4 (p308): 12.4重排元件序号
p2-8-5 (p309): 12.5调整文字
p2-8-6 (p310): 12.6添加文字信息
p2-8-7 (p310): 12.7回注
p2-9 (p313): 第13章 PCB设计输出
p2-9-1 (p313): 13.1输出光绘文件
p2-9-1-1 (p313): 13.1.1设置Aperture参数
p2-9-1-2 (p316): 13.1.2设置光绘参数
p2-9-1-3 (p317): 13.1.3输出Artwork文件
p2-9-1-4 (p334): 13.1.4浏览Gerber文件
p2-9-2 (p336): 13.2 PCB打印输出
p2-9-3 (p339): 13.3报表输出
p2-10 (p341): 第14章 高速PCB设计概要
p2-10-1 (p341): 14.1高速PCB的概念
p2-10-1-1 (p341): 14.1.1高速电路
p2-10-1-2 (p341): 14.1.2确定高速信号
p2-10-1-3 (p341): 14.1.3传输线
p2-10-1-4 (p342): 14.1.4传输线效应
p2-10-1-5 (p344): 14.1.5避免传输线效应的方法
p2-10-2 (p345): 14.2电子线路设计准则
p2-10-3 (p348): 14.3信号完整性仿真
p2-10-4 (p349): 14.4电磁兼容性设计
p2-10-4-1 (p349): 14.4.1环路
p2-10-4-2 (p349): 14.4.2滤波
p2-10-4-3 (p351): 14.4.3器件速度
p2-10-5 (p351): 14.5电源完整性设计
p2-10-5-1 (p352): 14.5.1电源分配系统
p2-10-5-2 (p352): 14.5.2地反弹
p2-10-5-3 (p352): 14.5.3去耦电容
p2-10-5-4 (p353): 14.5.4一般设计准则
p3 (p355): 第3篇 PCB板仿真
p3-1 (p355): 第15章 仿真前的准备工作
p3-1-1 (p355): 15.1 IBIS模型及其验证
p3-1-1-1 (p355): 15.1.1 IBIS模型的物理描述
p3-1-1-2 (p356): 15.1.2验证IBIS模型
p3-1-2 (p363): 15.2预布局
p3-1-3 (p366): 15.3电路板设置要求
p3-1-3-1 (p366): 15.3.1设置叠层
p3-1-3-2 (p368): 15.3.2设置直流电压值
p3-1-3-3 (p369): 15.3.3设置器件
p3-1-3-4 (p371): 15.3.4分配SI模型
p3-1-3-5 (p373): 15.3.5 SI检查
p3-2 (p375): 第16章 PCB板的SI仿真技术
p3-2-1 (p375): 16.1 PCB SI的基本环境和功能
p3-2-1-1 (p376): 16.1.1设置显示内容
p3-2-1-2 (p377): 16.1.2显示网络飞线
p3-2-1-3 (p378): 16.1.3确定DDR A7网络的元件
p3-2-1-4 (p379): 16.1.4在板框内摆放元件
p3-2-2 (p380): 16.2 PCB SI的仿真流程
p3-2-3 (p382): 16.3设置PCB SI的仿真参数
p3-2-3-1 (p382): 16.3.1仿真参数
p3-2-3-2 (p382): 16.3.2设置仿真参数
p3-2-4 (p384): 16.4 SigXplorer工具
p3-2-5 (p386): 16.5 SigWave工具
p4 (p391): 第4篇 SPB电路设计综合实例
p4-1 (p391): 第17章 经典实例1——DSP数字视频处理系统
p4-1-1 (p391): 17.1整体设计规划
p4-1-2 (p402): 17.2制作元件封装
p4-1-2-1 (p402): 17.2.1利用向导制作IC封装
p4-1-2-2 (p408): 17.2.2手工建立封装
p4-1-2-3 (p408): 17.2.3利用封装生成工具建立封装
p4-1-3 (p409): 17.3原理图设计
p4-1-3-1 (p409): 17.3.1建立项目
p4-1-3-2 (p411): 17.3.2原理图页面的基本设置
p4-1-3-3 (p411): 17.3.3创建元件库及制作元件
p4-1-3-4 (p415): 17.3.4绘制原理图
p4-1-3-5 (p417): 17.3.5完善原理图
p4-1-3-6 (p421): 17.3.6生成网表
p4-1-4 (p422): 17.4 PCB板图设计
p4-1-4-1 (p422): 17.4.1建立PCB电路板
p4-1-4-2 (p427): 17.4.2导入网表
p4-1-4-3 (p427): 17.4.3在PCB板上摆放元件
p4-1-4-4 (p429): 17.4.4 PCB板图的布局
p4-1-4-5 (p429): 17.4.5生成元件清单
p4-1-5 (p430): 17.5 PCB板图信号完整性仿真
p4-1-5-1 (p430): 17.5.1建立差分对
p4-1-5-2 (p432): 17.5.2仿真前准备工作
p4-1-5-3 (p439): 17.5.3仿真差分对
p4-1-5-4 (p448): 17.5.4差分对约束
p4-1-6 (p451): 17.6输出工程文件
p4-1-7 (p451): 17.7实例小结
p4-2 (p452): 第18章 经典实例2——基于FPGA+SDRAM的图像显示板设计
p4-2-1 (p452): 18.1项目背景
p4-2-2 (p453): 18.2建立工程与设计原理图
p4-2-2-1 (p453): 18.2.1建立工程
p4-2-2-2 (p457): 18.2.2原理图设计
p4-2-3 (p463): 18.3 SDRAM时序分析
p4-2-4 (p467): 18.4 PCB板图信号完整性仿真过程
p4-2-4-1 (p468): 18.4.1仿真前的准备工作
p4-2-4-2 (p469): 18.4.2提取仿真信号
p4-2-4-3 (p471): 18.4.3查看仿真信号参数
p4-2-4-4 (p473): 18.4.4设置仿真前的参数
p4-2-4-5 (p476): 18.4.5设置仿真分析内容
p4-2-4-6 (p477): 18.4.6多值仿真结果输出与显示波形
p4-2-4-7 (p480): 18.4.7产生电气约束
p4-2-5 (p481): 18.5关键信号SI仿真结果分析
p4-2-6 (p486): 18.6输出工程文件
p4-2-6-1 (p488): 18.6.1生成Gerber文件
p4-2-6-2 (p489): 18.6.2生成钻孔文件
p4-2-6-3 (p490): 18.6.3输出元器件报表

related_files:
filepath:Cadence Allegro SPB 16.3常用功能与应用实例精讲_12767138.zip — md5:db3c4d658de9c916c1d8cf2a6ae672b6 — filesize:147749663
filepath:Cadence Allegro SPB 16.3常用功能与应用实例精讲_12767138.zip — md5:741ab7fba3edc61266e4563d8fb7e58d — filesize:139549854
filepath:Cadence Allegro SPB 16 3常用功能与应用实例精讲_12767138.zip — md5:992b8c796e8ea9bcddee1b0925cb6da0 — filesize:139549791
filepath:Cadence Allegro SPB 16.3常用功能与应用实例精讲_12767138.zip — md5:afa4724e950e57aa1db24ab923175a54 — filesize:147749663
filepath:CadenceAllegroSPB163常用功能与应用实例精讲_12767138.zip — md5:216e1218ce361ed9cb5223a921a53bc4 — filesize:139541663
filepath:CadenceAllegroSPB163常用功能与应用实例精讲_12767138.zip — md5:fef61a397f790c71c801269ad0723e83 — filesize:139541663
filepath:/读秀/读秀4.0/读秀/4.0/数据库19-3/Cadence Allegro SPB 16.3常用功能与应用实例精讲_12767138.zip
filepath:12767138.rar — md5:99185082861d8962bbfa25f08d28adc8 — filesize:139386524
filepath:12767138.zip — md5:8cca8c715i97808a6bc537d1487302c5 — filesize:147749663
filepath:843_28_3a/004湖州师范学院90882/CadenceAllegroSPB163常用功能与应用实例精讲_12767138.zip
filepath:/读秀/读秀3.0/读秀/3.0/3.0新/其余书库等多个文件/0110/68/12767138.zip
filepath:第八部分/NNNNNNN/68/12767138.zip

Ben shu zhen dui qi zui xin ban ben 16.3 xi lie, Tong guo shi li jing jiang de xing shi xiang xi jie shao le gai ping tai de chang yong gong neng, Ying yong she ji de fang fa he ji qiao.

本书针对其最新版本16.3系列, 通过实例精讲的形式详细介绍了该平台的常用功能, 应用设计的方法和技巧

本书针对其最新版本 16.3系列,通过实例精讲的形式详细介绍了该平台的常用功能,应用设计的方法和技巧

2024-06-13